®日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A)

平2-189976

⑤lnt.Cl.⁵

識別記号

庁内整理番号

❸公開 平成 2年(1990) 7月25日

H 01 L 29/784

8422-5F H 01 L 29/78

301 H

審査請求 未請求 請求項の数 2 (全23頁)

60発明の名称

半導体装置およびその製造方法

②特 願 平1-9544

②出 願 平1(1989)1月18日

@発明者 酒井

徹 志

東京都千代田区内幸町1丁目1番6号 日本電信電話株式

会社内

⑫発 明 者 猪 川

洋

東京都千代田区内幸町1丁目1番6号

日本電信電話株式

会社内

⑪出 願 人 日本電信電話株式会社

東京都千代田区内幸町1丁目1番6号

90代 理 人 弁理士 谷 義 一

明 和 5

1. 発明の名称

半導体装置およびその製造方法

- 2:特許請求の範囲
- 1)半導体基数と、

該半導体基板に接した半導体ソース領域と、前記半導体基板に接した半導体ドレイン領域と、前配半導体基板に接した半導体箱型チャネル領域と、前記箱型チャネル領域の表面にゲート絶縁膜を介して形成されたゲート電板とを借え、

前配箱型チャネル領域は6つの面で囲まれ、前記箱型チャネル領域の第1の面は前記ソース領域に接し、前記第1の面に対向する前記箱型チャネの領域に接し、前記がレイン領域を結ぶ方向記針型チャネル領域の第3の面は前記半を含む前記箱型チャネル領域の第3の面は前記等ので対向する前記箱型チャネル領域の第4の面お

よび前配箱型チャネル領域の互いに対向する第5 および第5の面に形成され、前記第5 および第6 の面の間隔で定義される前配箱型チャネル領域の 厚さ D. 前記チャネル領域を構成する半導体の比 誘電率 Ks. 真空の誘電率 co.配子の単位電荷 q. 前記チャネル領域を構成する半導体のフェルミレベルと真性フェルミレベルとのエネルギー差 o... 前記チャネル領域を構成する半導体中の活性な ドーパント 密度 N に対して、

D < (4・Ks・ε o・φ ,/q #) '/*
であることを特徴とする半導体装置。

2) 半導体装置を当該半導体基板面に対して垂直 方向に選択的にエッチングして、前記半導体基板 而に対して平行方向の厚さりが請求項1 記載の条件を換たす凸状半導体領域を形成する工程と、

前記凸状半導体領域以外の前記半導体基板の表面部分に常子間分離用の絶縁物を形成する工程と、

前記凸状半導体領域の全体もしくは一部分に

ゲート絶縁膜を形成する工程と、

前記ゲート絶縁限の上にゲート電極を選択的に 形成する工程と、

前記ゲート電板に避われた部分以外の凸状半導体領域にドーパントを導入してソース領域および ドレイン領域を形成する工程と

を聞えたことを特徴とする半導体装置の製造方法。

(以下众白)

3

と真性フェルミレベルの差、Nは抗性なドーパント密度である。

近年、IG-FETの相互コンダクタンス(ドレイン 電流をゲート電圧で微分した値)の増大、短チャ ネル化等の目的で、チャネル領域の半導体層の厚 さを(1) 式のFinexに比べて小さくし、チャネル領 域全体を空乏化する構造がいくつか提案されてい る。それらの例を第13図~第15図に示す。

第13図(a) および(b) は、SO!(Silicon On Insulator)技術を用いて、厚さDが最大空乏層幅 Wpaxより小さい半導体層を、単結晶シリコンによる半導体基板11上に配置した酸化シリコンによる絶縁物層12上に形成し、この半導体層中に16-FETのソース領域6. チャネル領域3. ドレイン領域7を作り込んだものである(参考文献:「電子情報通信学会技術報告」(吉見信他, Vol.SOM87-164.pp.13-18))。 4 は酸化シリコンによるゲート酸化版、5 はポリシリコンによるゲート電板、15はゲート電板3出路である。

DをWaaaより小さくした桁架、チャネル領域3

3. 発明の詳細な説明

【産業上の利用分野】

本発明は、慈いチャネル領域を有する絶縁ゲート型電界効果半導体装置(以下16-FETと略記)およびその製造方法に関するものである。

[従来の技術]

従来のIG-FETの一例として、nチャネル型 IG-FETの場合について以下に發明する。

pチャネル型IG-FETの場合は、n型半導体とp型半導体を入れ換え、ホールと電子を入れ換え、 電位の上昇と下降を入れ換えて考えればよい。

無限に大きな半導体基板上に形成されたIG-FET のチャネル領域における最大空芝層幅 Faixは、 ソース電極、ドレイン電極、半導体基板のいずれ にもパイアスを掛けない状態では以下の式で表わ

 $W_{max} = (2 \cdot K_B \cdot \epsilon_B \cdot \phi_A / q_K)^{1/2}$ (1)

ここに、Kiは半導体の比誘電率、 e o は其空の 誘電率、 q は電子の電荷、 ø r はフェルミレベル

4

は完全に空乏化し、空乏層中の電荷の総量は q·B·N に抑えらえれる。この効果により、チャネ ル無直方向の電界が観和され、キャリアの移動度 が上昇してIG-FETの相互コンダクタンスが過去す る。

また、チャネル表面電位がソース領域6からドレイン領域7へ向けて上昇しても、空芝層中に電荷の総盤が増えないため、誘起されるキャリアの減少の程度が、無限に大きな半導体基板上に形成された16-FETの場合に比して小さい。この効果により、飽和ドレイン電流が増加し、したがって、16-FETの相互コンダクタンスが増大する。

また、空芝層中の電荷の総量が一定であるため、空芝層容量がほぼゼロとなる。この効果により、サブスレッショルド係数(ドレイン電流の対数をゲート電圧で散分した値)が小さくなり、ドレイン電流のオン、オフ比が大きくなる。

以上に加えて、第13図の構造では、Dを小さく した結果、チャネル領域3が小さくなり、しかも ゲート電極5の近傍に位置するので、チャネル領 成3に対するドレイン電界の影響がゲート電極 5 により遮蔽される。この効果により、チャネル及を短くした時の関値電圧の低下や、サブスレッショルド係数の増大等のいわゆる短チャネル効果が抑制され、チャネル長の短い高性能な1G-FETが 変項可能となる。

しかし、第13別の構造では、チャネル垂直方向の電界の総和によりチャネル領域会体の電位が上昇するため、ソース領域6とチャネル領域3との間のボテンシャル障壁が低下する。このボテンシャル障壁の低下により、ドレイン近傍のインパクトイオン化で生じたホールがソース領域6に流入する時に、ソース領域5から多量の電子がチャネル領域3に注入され、ドレイン附圧が低下する問題が生じる。

この問題の他に、第13図の構造では、S01 技術が一般に未熟なため、半導体層の結晶品質が悪い問題がある。

第14図は第13図のJG-FETのチャネル領域の下に 下邱ゲート電話 5 / を追加した接近である (関連 特許:関川放弘、林登、特公昭62-1270号、参考文献:「ソリッドーステート エレクトロニクス」(T.Sekigawa and Y.Hayashi,Snlid-State Riectronics,Vol.17,pp.827-828,1984))。

第14図の報道では、チャネル領域3が上部ゲート電板5と下部ゲート電板5′とで挟まれているために、第13図の報盗よりさらにドレイン電界の遮弦効果が大きくなり、よりチャネル長の短い高性館な16-FETが変現可能である。

また、2つのゲート電優 5 と 5 ′ を電気的に接続することにより、ゲート電極 5 および 5 ′ とチャネル領域 3 との間の静電容量を 2 倍にし、相互コンダクタンスも 2 倍にすることができる。

さらになた、同様に、2つのゲート 電極 5 と 5′とを 13気的に接続することにより、 チャネル 銀域 3 全体が空乏化 しうる D の上限を 第13図の 枠 造の 場合の 2 倍の 2・間 m m m とすることができる。 この 結果、 半退体 層の 称 層化 等の 製造工程上の 困 聞 さ を 優和 することが できる。

しかし、第14図の投造についても、第13図の格

7

遊と会く同じ問題を有している。すなわち、ドレイン耐圧が低下する問題と、半退体層の結晶品質が悪い問題を有している。

第15図は第14図の線遊をSO) 技術を用いずに実現したものである(参考文献:「第5回応用物理学関係連合請談会監徴予頼集」(水野智久他、Vol.2.9.592.1988))。この場合には、バルク結晶を加工して半導体層を作ることができるため、結晶品質が悪い問題は生じない。

しかもまた、第15図の格造はチャネル領域3が 半導体基板 | と接続されているために、ドレイン 領域7の近傍でインパクトイオン化により生じた ホールは半退体基板 1 へ渡出する。このためドレ イン団圧が低下する問題は起こらない。

8

い。このことは役計の手間を増加させるのみならず、 集積回路全体の面積を増大させることになる。

さらにまた、第15図の構造では、ソース領域 5 および 6 が広い面積で半退体基板 1 に接しているため、両者の何の寄生容量が大きい間路がかる。トランスファゲート、エンハンスメント/デブンハスメント型ゲート。エンハンスメント/デブンッション型ゲート。ま板 1 との間の寄生経 板が 接続されるため、基板 1 との間の寄生を 切り が 接続されるため、基板 1 との間の寄生を がましくない。

[発明が解決しようとする趣処]

そこで、本発明の目的は、上述の点に鑑み、第13図および第14図に示した従来例の构造におけるドレイン耐圧が低下する問題点と半導体間の結晶品質が忍い問題点および第15図の従来例の拍造における特殊なレイアウトを必要とする問題点と寄生容量が大きい問題点を解決するように適切な様

造とした絶縁ゲート製電界効果半導体装置および その製造方法を提供することにある。

[課題を解決するための手段]

本発明では、上述の話問題点を以下のような手段で解決する。

ドレイン耐圧が低下する問題点は、チャネル領域の一部が基版半退体と接する構造とすることで、ドレイン近的でインバクトイオン化によって生じたホールを抗板側へ流出させることにより解決する。

半導体層の結晶品質が悪い問題点は、品質の良いパルク半導体結晶を用いることができるような 素子構造として、チャネル領域の--郎が蒸仮半導 体と接する構造とすることで解決する。

特殊なレイアウトを必要とする問題点は、電流の流れる方向(ソース領域およびドレイン領域を 結ぶ方向)を基板面と平行とすることで解決す る。この状態はチャネル領域が、ソース領域およ びドレイン領域を結ぶ方向を含む面で装板と接す

の比誘管率Ks. 真空の認置率 co.電子の単位電荷 q. チャネル領域を構成する半導体のフェルミレ ベルと真性フェルミレベルとのエネルギー差 o r. チャネル領域を構成する半導体中の活性なドーバ ント密度 N に対して、

1 1

D < (4・Ks・6 a・4・/g N) 1/2 であることを特徴とする。

未発明製造方法は、半導体装置を半導体基板面に対して垂直方向に選択的にエッチングして、半導体基板面に対して平行方向の厚さりが上記記程の条件を満たす凸状半導体領域を形成する工程と、企業体領域の全体もしくは一部分にグートを超級の全体もしくは一部分にグートを超級の全体もしくは一部分にグートを超級で形成する工程と、ゲート絶縁膜の上に変したがある工程と、ゲート絶縁膜の上に変したがあると、ゲートで変したがある工程とながある。

るような検盗とすることで実現できる。

寄生容量が大きい問題点もチャネル領域が基板 と接する郵位を上記のように定めて、 再者が扱す る面積を小さくすることで解決する。

すなわち、木発明半導体装置は、半導体装板 と、半導体悲観に接した半導体ソース領域と、半 導体菸板に接した半導体ドレイン領域と、半導体 恭板に接した半導体箱型チャネル領域と、箱型 チャネル領域の表面にゲート絶辞膜を介して形成 されたゲート電荷とを借え、箱型チャネル領域は 6つの而で囲まれ、箝型チャネル領域の第1の面 はソース領域に接し、第1の面に対向する箱型 チャネル領域の第2の面はドレイン領域に扱し、 ソース領域およびドレイン領域を結ぶ方向を含む 箱型チャネル領域の第3の面は半導体基板に投 し、ゲート電極は、第3の面に対向する箱型チャ ネル領域の第4の面および箱型チャネル領域の五 いに対向する第5および第6の面に形成され、第 5 および第6の面の間隔で定義される箱型チャネ ル領域の原さD、チャネル領域を構成する半導体

1 2

[作用]

本発明によれば、ドレイン別形低下の問題なしに、チャネル領域全体が空芝化する稀層のIG-FETの利点、すなわち、相互コンダクタンスの増加・サブスレッショルド係数の低減、短チャネル効果の抑制等を実現できる。

水発明では、品質の良いパルク半導体結晶を使 うことができるため、素子特性は良好である。

水発明では、電流の流れる方向が基板面と平行であるため、高密度に繋子を配置することが可能である。

加えて、水発明によれば、紫子が基板と接している面積は小さく、寄生容量の増加も少ない。

[奥施例]

以下、図面を参照して本発明の実施例を詳細に 聡明する。

以下に示す 攻施例では、半導体材料としてシリコン (以下、Siを略配)を用いているが、本発明はSiに限らず、Go.Gals,inP 等の他の半導体材料

にも遊応しうることは言うまでもない。実施例で 用いている酸化脈・登化膜等も機能的に同等なら ば他の材料でも椅わない。メクルも金属の性ピン すする材料一般を指しており、高濃度にドース とした辛源体、シリサイド等もこの範疇に入れた。 さらにまた、以下ではnチャネル型を中心に扱うが、逆極性のドーパントを用いれば、pチャルのの16-FETをも作り得ることも結を待たないよれ た、チャネル領域のドーパントをソース。ドレイ た、チャネル領域のドーパかな反転型の助作して なく、密積型の助作も可能であるが、以下では時 に区別して説明は行わない。

実施例1:

第1図(a) ~ (e) に本発明の第1実施例を示す。第1図(a) は基板面に垂直な方向から見た平面的なレイアウト図、第1図(b) は層間の絶疑膜8を取り除いた状態で見た側面図、第1図(c) は第1図(b) 中のc - c′ 線で基板面と平行に切断した断面図、第1図(d) は第1図(a) 中のa - a′線で基板面に垂直に切断した断面図、第1図

15.

領域 6 およびドレイン領域 7 にはメタル配約暦 2 8 および 27を、それぞれ、接続する。 2 は来子間分離 用のフィールド 敗化 腰、 例えば 酸化 51 膜であり、この膜 2 に形成された 閉口を介して上述の 枠い板状 51 9 は 基板 1 と接している。

以上の認識によって、ゲート酸化膜4により限界された箱型チャネル銀域3は6つの面で囲まれており、その第1の面はソース領域6に接し、第1の面と対向する第2の面はドレイン領域7と接している。ソース領域6およびドレイン領域7を結ぶ方向を含む第3の面は基板1に接している。この第3の面と対向する第4の面および残余の2面であって、互いに対向する第5および第6の面はゲート地
を映ると接している。

上記第5 および第 8 の面の間隔で定義される 箱型チャネル銀域3の原さ D は、

D < (4 · K s · & o · ø / Q N) 1/2

とする。ここで、 Keはチャネル領域3を格成する 半導体の比認気率、 c。 は真空の誘電率、 g は電 子の単位電荷、 o , はチャネル領域3を移成する (6) は第1図(a) 中のb - b、 級で基板面に垂直に切断した断面図である。第1図(d) に示した凡例にある活性Siとは、ソース領域、チャネル領域、ドレイン領域をまとめて指す。ポリSiとは、高級度にドーピングされた多結品Siであり、本実施例ではゲート電極5とゲート電極引出し部15に用いられている。コンタクトホールとは、ソース領域 8、ドレイン領域 7、ゲート 図極引出し部16とメタル配換層 28、27、25とを電気的に接続するために履聞の絶参膜 8 に関けられた穴である。

第1図(a) ~(e) に示すように、本実施例の1G-FETは、早結晶SI基板1に対して延直に配置した高さH、厚さDの称い板状のSIBの中に形成されている。すなわち、茘板1に投し、かつ、この路板1に対して垂直に配配された称い板状SIBの時にソース領域6 およびドレイン領域7 を設け、同じく中央部を酸化SIによるゲート範囲4 を取ってポリSIによるゲート電極5を設ける。ゲート電極5の電極3 出し部15にはメタル取線層25を接続する。ソース

1 8

半退体のフェルミレベルと真性フェルミレベルと のエネルギー差、Nはチャネル領域3を构成する 半退体中の活性ドーパント密度である。

また、空芝阳中の電荷の総量が固定されているので、チャネル表面電位がソース領域 6 からドレイン領域 7 へ向けて上昇しても、認起されるキャリアの減少の変合が小さく、したがって飽和ドレイン電流が増加する。

同じく、空乏別中の電荷の移量が固定されているので、空乏局容量がほぼゼロとなりサブスレッショルド係数が小さくなる。

以上のチャネル領域の空芝化の効果により、本 実施例のIG-FETは、相互コンダクタンスが大き く、かつ短流のオン/オフ比も大きくとれ、高性 健である。 さらに、チャネル領域3がゲート電板5に挟まれているため、ドレイン電界の影響がチャネル領域に及びにくい。このため短チャネル効果が防止され、数和で高性能な紫子が実現される。

また、第1図(d) および(c) の断面図より分かる通り、本実版例のIG-FETのソース領域6. チャネル領域3 およびドレイン領域7 は、それぞれの領域の下部で51基板1 と接している。これによりドレイン近傍でインパクトイオン化によって発生したホールは速やかに51基板1 に流れるため、活性 51領域が電気的に浮遊状態にある 501 上のIG-FETの場合に、これまで問題となっていたドレイン耐圧の低下が生じない。

さらにまた、名領域がSI基板 1 と接している部分の幅がD以下と非常に狭いので、対基板間の寄生容量は小さく、本発明のIG-FETは高速で動作することが顕待できる。

さらに加えて、本実施例のIG-FETは、板状Si9の側面をチャネル面として利用しているので、基板面垂直方向から見た平面的な寸法は小さくて

1 9

ない。しかし、第2図に示したような構造を採ることにより、チャネル幅の大きい素子を得ることができる。しかも、水発明のIG-FETは板状Si9の側面をチャネル面として利用しているので、第1図に示したように、近接した間隔で配置した複数個の板状Si9を並列接続することによって小さな平面的な面積の中に極めて大きな夹効的チャネル概を有する素子を実現できる。

次に、第3図および第4図を参照して、本発明 製造方法の一実施例を、突施例1の1G-FETを製造 する場合について説明する。

本例では、nチャネル型NOSFETを想定しているので、出発材料はp型SI単結品基板である。チャネル面の結晶学的な面方位は、平面的なレイアウトバタンの向きを変えることによっても選択できるので、基板単結晶の面方位も種々の選択が可能である。

第3図(a) ~(h) および第4図(a) ~(h) は、 それぞれ、c‐c´ 線およびa‐a´ 線断面を示 し、これら断面図を用いて製造工程を順を追って も、実効的なチャネル組は大きくとれ、染板度の向上を図ることができる。しかもまた、電流が流れる方向は基板面に平行であり、第1図(a) からも分かるように、紫子の平面レイアクトは広くLSI に使われているiG-FETのものと基本的に同じでよく、パタン設計上の困難も少ない。 実施例2:

第2図(a) ~(c) に、第1図示の素子を複数個並列に接続した第2実施例の平面レイアウト図および a - a '線および b - b '線断面図を、それぞれ、示す。ここでは、恭板1に対して垂直に複数の得い板状 5 i 9 を配配し、各板状 5 i 9 に第1 実施例と同様の16-FETの各ソース領域 6 . ドレイン領域 7 および 25 により、それぞれ、共通に接続する。

本発明の「G-FETでは、実効的なチャネル幅は
2・II+D であり、 D は既述の通り空乏化の条件
(O < 2・II = , x) で創設されているので、基板面に垂 値な方向からみた平面的な素子寸法を大きくして 実効的チャネル幅を任意に大きくすることはでき

2 .0

説明する。

(1) 単結晶5i 基板1の数面に厚さ10から50mmの酸化胶61を熱酸化により形成し、さらに酸化膜61の上に塑化版61をCVP 法で厚さ100 から200mm だけ堆積した。次に、窒化膜62、酸化胺61 および5 i 基板1 に対して、単一のレジストバタンをマスクにして、方向性エッチングを行い、節3 図 (a) おおさび第 4 図 (a) に示す凸状あるいは板状5 i 9 の線造を得た。5 i 芸板の方向性エッチングはRIE 等のの方々によい、ソース領域およびドレイン領域を結ぶ方向に、ソース領域およびドレイン領域を結ぶ方向に1,-1,-2] とするならば、KOR 水溶液等により表方性ウェットエッチングを用いることもできる。

(2) 板状 519 の表面に 神い酸化酸 61を形成し、その上に 登化膜 64を被覆性良く堆積した。 この後に 登化膜 64 および酸化膜 63 に対して方向性エッチングを行い、第3図(b) および第4図(b) の形状を 得た。 引続き、イオン注入によりチャネルカット 用の p 型ドーパント を基板 1 の表面に導入し

t. . .

- (3) 板状 S19の周りに付いた 窓化膜 82 および 84をマスクにして、 募板 I の平而 18分を厚さ 200 から 800 ns だけ 選択的に 熱酸化してフィールド酸化 18 2 を形成した。ついで、 窓化 18 52 および 84 を 外換 酸で 除去した 後、 板状 S19 を 覆う 神い酸化 18 1 および 83 を除去して、 第3 図 (c) および 第4 図 (c) に示す 投 洗を 4 た
- (4) 板状Si9の露出表面に厚さ25naの初いゲート 酸化膜4を熱酸化により形成し、その上にCVD 法 で高級度にドーピングした多結晶Si層 5を堆積し て、第3図(4) および第4図(4) の格遣を得た。
- (5) 多結品 S I 層 5 を、レジストバタンをマスクに 用いて方向性エッチングして、第 3 図 (a) および 第 4 図 (a) に示すように、ゲート 電機 5 とゲート 電極引出し部 15 を形成した。その後、斜め方向か らのイオン注入や高級度にドーピングした酸化 からの固相拡散等の手法を用いて、 板状 S I 8 に高 級度に n 製にドーピングされたソース 領域 6 およ

びドレイン領域フを形成した。

- (6) 層間の絶経膜8を堆積し、熱処理による絶経 酸自身の流動化や、塗布したレジストとの等遠 エッチバック等の手法で絶縁膜表面を平坦にし て、第3図(f) および第4図(f) の構造を得た。
- (7) 第3図(8) および第4図(8) に示すように、コンタクトホール85, 66および87をゲート電極引出し部18、ソース領域5 およびドレイン領域7に、それぞれ対応して形成した。
- (8) これらコンタクトホール 65. 86 および 87内 にメダルを堆積し、レジストパタンをマスクにエッチングを行ってメタル 配線暦 25. 28 および 27を形成し、第3図(h) および第4図(h) に示す IG-PETの R 進を得た。

なお、本発明のIG-FETでは、板状Sigの高さH 以上に深いコンタクトホールにメタルを埋め込ま ねばならないので、メタルの堆積方法としては、 埋め込み特性に優れる滅圧CVD 技等を用いるのが 望ましい。滅圧CVD 法による多端晶Siは、埋め込

2 3

み特性の優れた材料として知られているので、高線度にドーピングした低抵抗の多結品 Siをコンタクトホールに埋めておき、層間絶縁膜 8 の表面でメクル配線層と接続してもよい。あるいはまた、多結品 Siとメタルを煩次堆積して 2 層同時に配線層としてエッチング加工することもできる。

第5図(a)~(e)に本発明の第2実施例を示

す・第 5 図 (a) は 接板面に 垂直な方的から見た平面的なレイアウト図、第 5 図 (b) は 層間の 絶縁 は 第 5 図 (b) 中の c ー c 、線で 悲飯面と 平行に 切断して 示す断面図、 第 5 図 (d) は 第 5 図 (a) 中の a ー a 、線で 悲飯面に 野飯に 切断して 示す断面図、 第 5 図 (a) 中の b ー b 、線 で 弱級面に 垂直に 切断して 示す 断面図、 第 5 図 (a) 中の b ー b 、線 で 弱級面に 垂直に 切断して 示す 断面図で ある。 第 5 図 (t) に 示す 凡例に ある 活性 5 1 と は、 ソース まと は に ティネル 銀域 3 およびドレイン 観域 7 をまた おておす。 ポリ 5 1 と は、 高温度に ドービング され

2 .4

電極に用いられる他に、ソース領域をおよびドレイン領域7に対するドーバントの拡散版ならびにそれらの領域をおよび7からメタル配線層16および17へ、それぞれつながる引出し電極として用いられる。以下では、ソース領域6の引出し電極として用いられるポリSiをドレインポリSiと略配する。

この第3実施例は、基板面に対して振直に形成された凸状あるいは板状519中に深子を形成する 構造は第1実施例と同様であり、したがって、板 状519の原さDが稼いのでチャネル領域3全体が 空乏化して性能が上がる点、チャネル領域3が 板1と接続している点、基板面と平行な方向に電 流を滤す点などの基本的な利点は第1災施例の場合と同じである。

主な相違点は、本変施例では、活性 SI 値域のエッチング、 層間絶恐 図 8 への 開口の 2 工程で、活性 Si, ゲート 電極 およびコンタクトの 3 者の位置関係が定まり、リソグラフィやエッチング等に

た多結晶Siである。本実施例でポリSiは、ゲート

おける加工はらつきに対する余裕度が大きいことである。さらにまた、本実施例では、活性SIの直上でメタル配線層25とのコンタクトをとるようにしたので、ゲート電極引出し郎が不要であり、それだけ面積の有効利用ができる利点もある。

以下、第6図(a) ~(i) および第7図(a) ~
(i) を用いて、第3実施例のIG-PETを製造する工程の一変放例を順を追って説明する。

- (1) 第 6 図 (a) ~ (c) および第 7 図 (a) ~ (c) に示すフィールド酸化膜 2 の形成に至るまでの工程は、第 3 図 (a) ~ (c) および第 4 図 (a) ~ (c) に示した第 1 実施例の場合と全く同じとした。
- (2) 第6図(c) および第7図(c) の状態で、層間の絶縁膜8を堆積し、熱処理による絶縁膜自身の流動化や、塗布したレジストとの等速エッチバック等の手法で絶縁膨表面を平坦にして、第6図(d) および第7図(d) の構造を得た。
- (3) ゲート電極 5. ソースポリ 51 およびドレインポリ 5iを配配するための開口 81. 82, 81を第 6 図(a) および第 7 図 (e) に示すように形成した。

2.7

リ Si 1 6 およびドレインポリ Si 1 7 からソース領域 6 およびドレイン領域 7 ヘドーパントを拡散させ て、これら領域 6 および 7 を形成した。

(7) 最後に、ポリ515.16および17の上に、それぞれ、メタル配線層25.26および27を堆積, 加工して、第6図(i) および第7図(i) に示す[6-FETの構造を得た。

なお、上記工程(6) において、ポリSiを推積した後に、エッチバックを行わず、第8図(a) に示すように、成ちにメタルを堆積し、ついで、第8図(b) に示すように、ポリSi5とメタル25とを取ねて加工して配線層を形成すれば、工程が簡略化される。この場合のbーb、線断面図は第9図のようになる。ただし、この場合には、ソースポリSi16およびドレインポリSi17とゲート電優用ポリSi5のドーバントの優性を同じとする必要がある。

実施例4:

本発明の第4の実施例を第10図(a) ~(e) に示す。第10図(a) は基板面に垂直な方向から見た平

(4) 板状 Sisの露出表面上にゲート酸化酸 4 を形成し、ついで間口81、82 および83内にゲート電極用ポリ Si 5 を堆積した。その後、ポリ Si 5 をエッチバックして、層間膜 B の表面を露出させ、第6図(f) および T 7 図(f) の状態とした。この時、ソース領域およびドレイン領域の表面にもゲート酸化腺 4 が形成され、かつソースポリ Si およびドレインポリ Si のための開口部 8 2 および 8 3 にもゲート電極用ポリ Si 5 が埋め込まれている。

(5) ゲート電極 5 をレジストマスクで覆い、ソースポリ Sit およびドレインポリ Siのための頭口部 81 および 6 3 に埋め込まれたゲート 電極用ポリ Siを除去した。その後、ソース領域 およびドレイン領域 上に形成されているゲート酸 化膜 4 を除去して、第 6 図 (8) および第 7 図 (8) の構造を得た。

(6) 関口部 82 8 よび 83 内にソースポリ Si 16 8 よびドレインポリ Si 17 のためのポリ Si を堆積した。その後、このポリ Si をエッチバックして、層間膜 8 の表面を露出させ、第 6 図 (h) および第 7 図 (h) の構造を得た。ここで、熱処理を行い、ソースポ

2 8

節的なレイアクト図、第10回(b) は層間の絶縁膜 8を取り除いた状態で見た側面図、第10図(c) は 57.10図(b) 中のc-c、線で基板面と平行に切断 した断面図、第10図(d) は第10図(a) 中のa a′線で基板面に垂直に切断した断面図、第10図 (a) は第10回(a) 中のb-b' 線で基板面に低度 に切断した断面図である。第10図(f) に示す凡例 にある活性S1とは、ソース領域 6 , チャネル領域 3 およびドレイン領域でをまとめて指す。ポリSi とは、高濃度にドーピングされた多結品5jであ る。本実施例において、ポリSiは、ゲート電極5 に用いられる他に、ソース鎖域 6 およびドレイン 領域7から、それぞれ、メタル配線層18および21 へつながる引出し低極16および17として用いられ る。以下では、ソース領域8の引出し電板として 用いられるポリSiをソースポリSi、ドレイン領域 7の引出し発極として用いられるポリSiをドレイ ンポリSIと略記する。

この第4実施例は、基板面に対して垂直に形成 した板状Si9中に素子を形成する構造は第1~第 3 実施例と同様である。従って、板状5i9の原さ Dが積いのでチャネル領域3 全体が空乏化して性 簡が上がる点、チャネル領域3 が基板1 と接続し ている点、基板而と平行な方向に電波を流す点な どの基本的な利点は第1~第3 実施例の場合と同 じである。

第1の実施例との主な相違点は、本実施例では、活性SI領域のエッチングおよびゲート電極用ポリSIのエッチングの2工程で、活性SI、ゲート電極およびコンタクトの3者の位置関係が定まり、リソグラフィやエッチングにおける加工はらっきに対する余裕度が大きいことである。さらにまた、木実施例では、活性SIの直上でメタル配線層25とのコンタクトをとるようにしたので、ゲート電極引出し部が不要であり、それだけ面積の有効利用ができる点も異なっている。

第3 実施例との相波点は、第2 の実施例では層間の絶縁膜 8 に開口して、ゲート電気 5. ソースポリ 5ill 8 はよびドレインポリ 5ill の位置を定めているのに対し、本実施例ではポリ 5iのエッチング

で直接に3者の位置を定めていることである。こ

以下、第4実施例の1G-FETを製造する方法の数 施例を第11図(a) ~ (i) および第12図(a) ~ (i) を用いて工程間に影阻する

(1) 第11図(a) ~ (c) および第12図(a) ~ (c) に 示すフィールド酸化腺の形成までは、第3図(a) ~ (c) および第4図(a) ~ (c) に示した郷 [突旋 例の場合と全く何じである。

3 1

(2) 板状 5:19 の露出 表面上に 厚さ 25 mmの 得い ゲート 酸化 膜 4 を 熱酸化により 形成 し、 その上に CVD 法で 西級 度に ドーピング した 多結晶 5:1 5 を 堆積 して 第11回 (d) および 第12回 (d) の 格造を 得た。

(3) 多結晶 Si 5 をレジストバタンをマスクにして方向性エッチングし、第11図 (e) および第12図 (e) に示すように、ゲート電極とソースポリ Si およびドレインポリ Si になる部分 5 を形成した。その後、針め方向からのイオン注入や高線度にドービングした酸化膜からの固相拡散等の手法を用いて、ポリ Si 5 でマスクされた所以外にソース領域6 およびドレイン領域7 の高線度 n*領域を形成し

(4) 層間の絶縁 8 を堆積し、熱処理による絶疑 膜自身の接助化や、塗布したレジストとの等速 エッチバック等の手法で絶縁服表面を平坦にし、 さらに適量の層間膜 8 のエッチングを追加して、 ポリ 5 i 5 の上傾部を露出させて、第 i 1 図 (f) およ び第 j 2図 (f) の形状を得た。

(5) ゲート電極に対応する部分のポリSi5をレジ

3 2

ストマスクで覆い、ソースポリSIおよびドレインポリSiになる部分に埋め込まれたゲート 電極用ポリSI 5 を除去した。その後、ソース領域 6 およびドレイン領域 7 上に形成されているゲート酸化膜 4 を除去して、第11図 (g) および第12図 (g) に示すように関口 62 および 83 を形成した。

(6) 同日81および83に、ソースポリ5116およびドレインポリ5117のためのポリ51を、それぞれ、堆積させた。その後、ポリ51をエッチバックして層同服8の表面を密出させ、第11図(h) および第12図(h) の料盗を得た。ここで、熱処理を行い、ソースポリ5116およびドレインポリ5117からドーパントを拡散させて、既に形成したソース個域6およびドレインポリ5117とを、それぞれ電気的に接続するようにした。

(1) 最後に、ゲート電極 5. ソース領域 6 およびドレイン領域 7 に対応して、メタル配線 125, 26 および 27を、それぞれ、地位、加工し、第11図 (1) および第12図 (1) に示す構造の 1G-FETを 得

t.

取に第3実施例について述べたように、ソースポリSi16およびドレインポリSi17とゲート電極用ポリSi5のドーパントの極性が同じであるならは、上記工程(6) において、ポリSiを堆積した後に、エッチバックを行わずに直ちにメタルを堆積し、ついでSiとメタルとを取ねて加工して配線層とすることで工程を簡略化することもできる。

[発明の効果]

以上から明らかなように、本発明では、凸状あるいは板状の半導体領域を装板上に垂直に配設し、その板状半導体領域において、活性領域がソース領域およびドレイン領域を結ぶ方向を含むいで、チャネル領域の厚さを称くできにしたので、チャネル領域の厚さを称くできる(D<2・8×××)、チャネル領域会体が空乏化する「G-FETを半導体基板上に形成することが可能となる。この結果、水発明によれば、ドレイン附圧の低下の問題を起こさず、相互コンダクタンスが大

3 5

第2図(a).(b) および(c) は、第1実施例に示した案子を複数個並列に接続した水発明第2実施例の平面レイアウト図およびそのa‐a′線および b - b ′線断面図、

第2図(d) はその各部表現の説明図、

第3図(a) ~(h) および第4図(a) ~(h) は、 それぞれ、本発明の第1実施例のIG-FEFの製造工 程途中の状態においてc‐c′線およびa‐a′ 線に沿って切断して示す断面図、

第 5 図(a).(b).(c).(d) および(c) は、それぞれ、本発明の第 3 実施例の IG-IETの平面レイアウト図、 所間版 8 を除去した状態の側面図。 c - c 、 線断面図、 a - a 、 線断面図 および b - b 、

第 5 図(f) は第 5 図(a) ~(e) の各部の凡例の 説明図、

第 6 図 (a) ~ (i) および第 7 図 (a) ~ (i) は、 それぞれ、木発明の第 3 実施例の I G-FETの製造工 程途中の状態における c ~ c ' 終および a ~ a ' 終版面図、 きく、サブスレッショルド係数が小さく、寄生容 量が小さく、短チャネル化が可能で、かつより高 密度に実装できる高性能1G-FETを提供することが できる。

加えて、本発明では、単結品 Siなどの半導体基 版をエッチングして凸状半導体領域を形成してお り、従来のような結晶品質の問題なしに、かつ工 程の各々自体は通常良く用いられている手法を用 いており、しかも製造工程数の増大を伴うことな く、16-F5Tを製造できる。

4. 図面の簡単な説明

第1図(a).(b).(c).(d) および(e) は、それぞれ、本発明の第1変施例のJ6-FETを示す平面レイアウト図。層間膜8を除去した状態の側面図。第1図(b) におけるc-c'経断面図。第1図(a) におけるa-a'終断面図および同じくb-b'終断面図、

第1図(f) は第1図(a) ~(e) の各部の凡例の 説明図、

3 6

第8図(a) および(b) は、それぞれ、第3 実施例において配線層の形成を別の方法で行った第4 実施例の工程途中および終了時における a - a - 始斯面図、

第9図は配線の形成を第8図の方法で行った場合の工程終了時におけるb-b/線断面図、

第10図(a).(b).(c).(d) および(e) は、それぞれ、本発明の第5 実施例のIG-FETの平面レイアクト図、層間度 8 を除去した状態の倒面図、c-c′線断面図、a-a′線断面図およびb-b′線断面図、

第10図(f) は第10図(a) ~(e) の各年の凡例の 説明図、

第11図(a) ~ (j) および第12図(a) ~ (l) は、 それぞれ、本発明の第3実施例の1G-FETの製造工 程途中の状態におけるc‐c′線およびa‐a′ 線断面図、

第13図(a) および(b) は従来のIG-FETの一例を示す、それぞれ、平面図およびそのc‐c′ 段断面図、

第14回は別の従来構造による1G-FETを示す断面 図、

第15図はさらに別の従来修造によるIG-FETを於す断面図である。

1 … 単結晶 ST基板、

2…フィールド酸化膜、

3 …チャネル領域、

4. 4' …ゲート酸化胺、

5. 5' …ゲート電極用ポリSI、

6 … ソース領域、

7…ドレイン領域、

8 … 層間の絶縁膜、

9 … 板状Si、

li…SOI の支持共板、

12… SOI の下地絡緑膜、

15…ゲート就板引出し部、

16…ソース領棋の引出し電極(ソースポリSI と略記)、

17…ドレイン領域の引出し電極(ドレインボ

リSiと略記)、

25…ゲート電極とつながるメタル配線層、

16…ソース領域とつながるメタル配線層、

27…ドレイン領域とつながるメタル配線層、

81.63 … 稼い酸化膜、

62,64 …酸化のマスクとなる窒化膜、

65…ゲートコンタクトホール、

80…ソースコンタクトホール、

67…ドレインコンタクトホール、


81…ゲート電極が入るための開口、


82…ソースポリ5iが入るための関ロ、

83…ドレインポリSIが入るための阻口。


特許出願人 日本電信電話株式会社

代理人 弁理士谷 蠡 —







本発明第1実施例の図 第 1 図




本発明第2京紀例の図 第 2 図




本発明第1 実施例の製造工程説明用 c-c'線断面図 第 3 図



本発明第1 実施例の製造工程説明用 a - a [†]線断面図 第 ② 図






本発明第3実施例の製造工程 説明用 c-c'線断面図

図

ဖ

無


--469---



本発明第3東統例の製造工程說明用 a-o'線断面图


図

羝




本怒明第3桌施例の製造工程の他の例の 就明用 b - b' 線断面図

図 Ø 築



0




(P)

本発明第3冥猫(例)の製造工程の他の例)の 乾明用 a – a' 繰 断面 図

図

60


搬




---472---

M

掰



-473-



本発明第3東控例の製造工程 說明用 a - a' 熱断面図

図

第 12

---474 ---

